ELECTRONIC DEVICE

Patent number:

JP3270030

Publication date:

1991-12-02

Inventor:

YOSHIDA IKUO

Applicant:

HITACHI LTD

Classification:

- international:

H01L21/60

- european:

Application number:


JP19900071459 19900319

Priority number(s):

Report a data error here

Abstract of JP3270030

PURPOSE:To reduce the dislocation, between a solder bump electrode and a terminal, by a mechanical vibration or the like by installing the following on a mounting board: terminals which have been formed on a semiconductor chip, a semiconductor device and the mounting board; and guide means which are used to be aligned with solder bump electrodes corresponding to the terminals. CONSTITUTION: A plurality of terminals 26 are formed, on the device mounting face of a module board 25, in positions corresponding to external terminals 10 of a semiconductor device 20. The terminals 26 are connected to interconnections formed at the inside of the module board 25; the terminals 26 are connected electrically to the external terminals 10 via solder bump electrodes 16. Protruding members (guide members) 28 are formed on the device mounting face of the module board 25; they are used to limit positions at the external circumference of the semiconductor device 20. The guide members 28 are formed in such a way that, e.g. a polyimide-based resin is laminated and, after that, patterned to prescribed shapes. The guide members 28 which have been formed in the prescribed shapes may be fixed and bonded to the device mounting face of the module board 25 by using adhesive.



Data supplied from the **esp@cenet** database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平3-270030

(43)公開日 平成3年(1991)12月2日

(51) Int. Cl. 5

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/60

311 S

H01L 21/60 311 S

審査請求 未請求

(全13頁)

(21)出願番号

特願平2-71459

(71)出願人 000000510

株式会社日立製作所

(22)出願日

平成2年(1990)3月19日

東京都千代田区神田駿河台4丁目6番地

(72)発明者 吉田 育生

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(74)代理人 秋田 収喜

(54) 【発明の名称】電子装置

(57) 【要約】本公報は電子出願前の出願データであるた め要約のデータは記録されません。

【特許請求の範囲】

1、半導体チップ又は半導体装置を実装する実装基板の 配線端子と前記半導体チップ又は前記半導体装置の外部 端子との間を半田バンプ電極を介して電気的に接続する 電子装置において、前記半導体チップ、半導体装置及び 実装基板の夫々に設けられている端子と、それらに対応 する前記半田バンプ電極との位置合わせを行なうガイド 手段を前記実装基板に設けたことを特徴とする電子装置

2、前記ガイド手段は、前記半導体チップ又は半導体装 10 置の外周部の位置を制限する突起部材を前記実装基板に 設けたことを特徴とする特許求項1に記載の電子装置。 3、前記ガイド手段は、前記半導体チップ又は半導体装 置と実装基板との間で、前記半田バンプ電極が機械的振 動等によって隣接する半田バンプ電極と接触させない突 起部材を、前記実装基板に設けたことを特徴とする前記 請求項1に記載の電子装置。

4、前記ガイド手段は、前記半田バンプ電極に対応する 実装基板の端子の接触面を、凹状にしたことを特徴とす る前記請求項1に記載の電子装置。

【発明の詳細な説明】

[産業上の利用分野]

本発明は、電子装置に関し、特に、半導体チップの端子 又は半導体装置の端子と、実装基板の端子との間を、半 田バンプ電極を介して電気的に接続する電子装置に適用 して有効な技術に関するものである。

〔従来の技術〕

ゲートアレイやマイクロコンピュータ等の論理LSIで は、集積回路の多機能化、高密度化に伴い、外部回路と の間を接続する端子の数が増大する傾向にある。この結 30 果、半導体チップの周辺部に設けられたボンディングパ ッドにボンディングワイヤを接続するワイヤボンディン グ方式の場合、入出力数の増大に伴ってポンディングパ ッドの配置間隔が小さくなり、ボンディングワイヤの配 置間隔が小さくなる。この結果、ボンディングワイヤ同 志がショートするという問題がある。また、前記ポンデ ィングパッドまで内部領域の配線を引き回すので、配線 長が長くなり、信号伝送遅延が増大するという問題があ る。

配線に接続された端子を設け、この端子上に設けた半田 バンプ電極を介して、前記半導体チップと外部回路との 間を電気的に接続する方法(フリップチップ方式)が採 用されている。

フリップチップ方式は、前記半導体チップの周辺部だけ でなく、その内部領域上にも端子を設けることができる ので、端子数を増やすことができる。また、前記内部領 域上に端子を設けることにより、前記内部領域の配線を 半導体チップの周辺部まで引き回すワイヤボンディング 方式と比べて配線長は短かくなるので、信号伝送遅延を 50

低減し、動作速度を高速化することができる。

フリップチップ方式に関しては、例えば、IBM社発行 、rlBMジャーナル・オブ・リサーチ・アント・デイ ベロツブメン1, 13巻、No、3(IBMJouna], of Re5erch and Develop Ilent, Volume.

13、No、3) J第230頁乃至第250頁に記載さ れている。

このフリップチップ方式で製造した半導体装置として、

例えばMCC (Micro Chip Carrier)構造のパッケージを採用する半導体装置がある。 この半導体装置は、ベース基板、このベース基板の周囲 に接着層を介して接続されたキャップの夫々から構成さ れるキャビティ内に、半導体チップを気密封止している 。前記半導体チップの素子形成面には、複数の端子が設 けられている。前記ベース基板のチップ搭載面には、前 記半導体チップの端子と対応する位置に、複数の端子が 設けられている。このベース基板の端子と、前記半導体 チップの端子との間は、半田バンプ電極を介して電気的 20 に接続されている。

前記ベース基板のチップ搭載面と対向する面には、複数 の外部端子が設けられている。この外部端子上には、半 田バンプ電極が設けられている。

この半導体装置の製造方法を、以下に簡単に説明する。 まず、半導体チップの素子形成面に設けられた外部端子 上に、半田バンプ電極を形成する。

次に、前記半導体チップの半田バンプ電極と、ベース基 板の端子とを対向させて、前記半導体チップを前記べー ス基板上に載置する。この工程では、高精度の位置合わ せを行なう必要があり、チップマウント装置を用いて位 置合わせを行なっている。

次に、前記半導体チップを前記ベース基板上に載置した 状態で、リフロー炉まで搬送する。この後、リフロー工 程を行なう。このリフロー工程で、前記半導体チップの 外部端子と前記ベース基板の端子との間が、前記半田バ ンプ電極を介して電気的に接続される。

この後、前記ベース基板の周囲、及び前記半導体チップ の素子形成面と対向する面に接着層を介在させて、キャ ップを固着する。

そこで、前記半導体チップの素子形成面に、内部領域の 40 次に、前記ベース基板のチップ搭載面と対向する面の端 子上に、半田バンプ電極を形成することにより、前記M CC構造のパッケージを採用する半導体装置は完成する

〔発明が解決しようとする I! Ii [

しかしながら、本発明者は、前記従来技術を検討した結 果、以下のような問題点を見出した。

前記ベース基板上に前記半導体チップを載置した状態で リフロー炉まで搬送する工程では、前記半導体チップは 、前記ベース基板上に載置されているだけなので、機械 的振動等によって、前記半導体チップに設けられた半田 バンプ電極とベース基板の端子との位置関係がずれてし まう。この結果、半田バンプ電極が対応する端子以外の 端子に接続されたり、半導体バンプ電極同志がショート したりするという問題があった。

前記位置ずれを解決するために、前記チップマウント装 置とりフロー炉とを一体にした装置を使用すれば、前記 搬送工程をなくすことができる。

しかし、髙精度のチップマウント装置とりフロー炉とを 一体にすることは技術的に困難である。

また、前記位置ずれを解決するための他の方法として、 前記半導体チップとベース基板との間にフラックスを塗 付する方法がある。しかし、フラックス中の汚染物質に よって、半導体チップが汚染され、電気的特性が劣化す るという問題があった。また、フラックスを塗付する工 程、及び前記リフロー工程の後でフラックスを除去する 工程が必要なので、工程数が増加するという問題があっ た。また、フラックスを除去する工程では、例えばフロ ンを使用するので、fA境が汚染されるという問題があ った。

また、前記位置ずれを解決するための他の方法として、 前記半導体チップを載置した後、前記半導体チップ側か ら圧力を加えながら熱処理を行なって、前記半田バンブ 電極と前記ベース基板の端子とを仮留めする方法がある 。しかし、半導体チップに機械的ダメージが加わるため に、半導体チップの電気的特性が劣化するという問題が あった。

また、熱処理を行なうために、前記半田バンプ電極0表 面が酸化され、半田バンブ電極の接合強度が低下すると いう問題があった。また、この仮留め工程に相当する分 、電子装置の製造工程数が増加するという問題があった 30 。また、熱処理工程数が増えると、素子の特性が劣化す るという問題があった。

本発明の目的は、半導体チップまたは半導体装置を実装 する端子を実装基板に設け、この端子と前記半導体チッ プの端子または前記半導体装置の端子との間を半田バン ブ電極を介して電気的に接続する電子装置において、機 械的振動等によって半田バンブ電極と端子との位置関係 がずれることを低減することが可能な技術を提供するこ とにある。

本発明の他の目的は、前記電子装置において、半導体チ 40 は省略する。 ップ及び半導体装置の電気的特性を向上することが可能 な技術を提供することにある。

本発明の他の目的は、前記電子装置において、半田バン ブ電極の接合強度を向上することが可能な技術を提供す ることにある。

本発明の前記ならびにその他の目的と新規な特徴は、本 明細書の記述及び添付図面によって明らかになるであろ う。

〔課題を解決するための手段〕

本願において開示される発明のうち1代表的なものの概 50 端子26は、前記モジュール基板25内部に設けられて

要を簡単に説明すれば、以下のとおりである。

半導体チップ又は半導体装置を実装する実装基板の配線 端子と前記半導体チップ又は半導体装置の外部端子との 間を半田バンブ電極を介して電気的に接続する電子装置 において、前記半導体チップ、半導体装置及び実装基板 の夫々に設けられている端子と、それらに対応する前記 半田バンブ電極との位置合わせを行なうガイド手段を前 記実装基板に設ける。

[作 用〕

10 前述した手段によれば、前記半導体チップまたは半導体 装置を実装基板上に載置した状態でリフロー炉まで搬送 する工程では、前記半導体チップまたは半導体装置は、 前記実装基板に設けられたているガイド手段によって制 限されているので、機械的振動等によって、前記半導体 チップまたは半導体装置の半田バンブ電極と、前記実装 基板の端子との位置ずれは低減される。従って、半田バ ンブ電極が対応する端子以外の端子に接続されたり、半 田バンプ電極同志がショートしたりすることを低減する ことができる。

20 また、フラックスを用いずに、前記半導体チップの半田 バンブ電極と、実装基板の端子との位置関係がずれるこ とを低減することができるので、フラックス中の汚染物 質による半導体チップの汚染を防止することができる。 また、このフラックスを塗付する工程及び除去する工程 に相当する分、電子装置の製造工程数を低減することが できる。

また、フラックスの除去に用いるフロンによって環境が 汚染されることを防止することができる。

また、前記仮留め工程を行なわないので、半導体チップ または半導体装置に機械的ダメージが加わることは防止 される。従って、半導体チップまたは半導体装置の電気 的特性を向上することができる。また、半田バンブ電極 の表面は酸化されないので、半田バンブ電極の接続強度 を向上することができる。

〔発明の実施例〕

以下、本発明の実施例を図面を用いて具体的に説明する

なお、実施例を説明するための全図において、同一機能 を有するものは、同一符号を付け、その繰り返しの説明

[実施例 I]

本発明の実施例Ⅰの電子装置の概略構成を、第2図(要 部断面図)を用いて説明する。

第2図に示すように、本実施例■の電子装置は、実装基 板(モジュール基板)25の装置実装面に半導体装置2 0を実装している。前記モジュール基板25は、例えば ムライトで構成されている。このモジュール基板25の 装置実装面には、前記半導体装置20の外部端子10と 対応する位置に端子26が複数個設けられている。この いる図示しなし)配線と接続されている。この端子26と前記外部端子10との間は、半田バンブ電極!6を介して電気的に接続されている。また、前記モジュール基板25の装置実装面には、突起部材(ガイド部材)28が設けられている。このガイド部材28は、前記半導体装置20の外周部の位置を制限する。このガイド部材28は、高分子樹脂例えばポリイミド系樹脂で構成されている。このガイド部材28は、例えばポリイミド系樹脂を積層(堆積)した後、所定形状にパターンニングすることにより形成されている。また、所定形状に形成され 10たガイド部材28を、前記モジュール基板25の装置実装面に接着剤を用いて固着しても良い。

前記半導体装置20は、実装基板(ベース基板)7、このベース基板7のチップ搭載面の周囲に接着層13を介して固着されたキャップ14の夫々から構成されるキャビティ15内に、半導体チップ1を気密封止している。前記半導体チップ1の素子形成面には、内部領域の配線に接続された外部端子2が複数設けられている。

前記ベース基板7は1例えばムライト基板で構成されている。このベース基板7のチップ搭載面には、前記半導体チップ1の外部端子2と対応する位置に端子8が複数個設けられている。この端子8と前記外部端子2との間は、半田バンブ電極3を介して接続されている。また、このベース基板7のチップ実装面には、前記半導体チップ1の外周部の位置を制限する突起部材(ガイド部材)5Aが設けられている。このガイド部材5Aは、前記ガイド部材28と同様の構成になっている。このベース基板7の前記チップ実装面と対向する面には、前記外部端子10が複数個設けられている。この外部端子10と、前記チップ搭載面の端子8との間は、前記ベース基板7内部の配線9によって電気的に接続されている。次に、前記電子装置の製造方法を説明する。

まず、半導体チップ1の素子形成面に外部端子2を形成する。この後、第3図(製造工程毎に示す要部断面図)に示すように、この外部端子2上に半田バンブ電極3を形成する。

次に、第1図(製造工程中の斜視図)及び第4図(第1図のA-A線で切った断面図)に示すように、ベース基板7のチップ実装面と前記半導体チップ1の素子形成面とを対向させて、前記ベース基板7上に前記半導体チッ 40プ1を載置する。この際、前記半導体チップ1の外周部の位置は、前記ガイド部材5Aで制限されて載置される。前記ガイド部材5Aは、前記第1図に示すように、前記半導体チップ1の四辺を制限する位置に設けられている。

次に、前記実装基板7上に前記半導体チップ1を載置した状態で、リフロー炉まで鍛造する。この際、機械的振動等がこの実装基板7及び半導体チップ1に加わっても、前記半導体チップ1の外周部は前記ガイド部材5Aで制限されているので、前記半田バンブ電極3と実装基板50

7の端子8との位置ずれは低減される。

次に、リフロー工程を行ない、第5図(製造工程毎に示す要部断面図)に示すように、前記半導体チップ1の外部端子2と、前記実装基板7の端子8との間を、前記バンプ電極3を介して電気的に接続する。ここで、前述したように、前記搬送工程で、前記半田バンプ電極3と前記実装基板7の端子8との位置ずれは低減されているので、半田バンプ電極3は対応する端子8と接続される。従って、半田バンプ電極3が対応する端子8以外の端子8に接続されたり、半田バンプ電極3同志がショートしたりすることを低減することができる。

次に、第6図(製造工程毎に示す要部断面図)に示すように、ベース基板7の周囲に設けた接着層13、及び半導体チップ1の素子形成面と対向する面に設けた接着層12の夫々を介して、キャップ!4を固着する。この後、前記ベース基板7の外部端子10上に、半田バンプ電極16を形成することにより、前記半導体装置20は完成する。

次に、第7図(I造工程毎に示す要部断面図)に示すように、前記半導体装置20を、半導体装置20上、二装本する。この際、このベース基板25の外周部は、ガイド部材28で位置を制限されて載置される。

次に、前記モジュール基板25上に前記半導体装W20 を載置した状態で、リフロー炉まで搬送する。

この際、機械的振動等がこのモジュール基板25及び半導体装置20に加わっても、前記半導体装置20の外周部は前記ガイド部材28で制限されているので、前記半田バンプ電極16とモジュール基板25の端子26との位置ずれは低減される。

次に、リフロー工程を行ない、前記半導体装置20の外部端子10と前記モジュール基板25の端子26との間を、前記バンプ電極16を介して電気的に接続することにより、前記第2図に示す本実施例Iの電子装置は完成する。ここで、前述したように、前記搬送工程で、前記半田バンプ電極16と前記モジュール基板25の端子26との位置ずれは低減されているので、半田バンプ電極16は対応する端子26と接続される。従って、半田バンプ電極16が対応する端子26以外の端子26に接続されたり、半田バンプ電極16同志がショートしたりすることを低減することができる。

以上の説明から分かるように、本実施例Iによれば、前記ベース基板7上に半導体チップ1を載置した状態でリフロー炉まで搬送する工程では、前記半導体チップ1と前記ベース基板7とは前記ガイド部材5Aによって制限されているので、機械的振動等によって、前記半導体チップ1の半田バンプ電極3と、前記ベース基板7の端子8との位置ずれは低減される。従って、半田バンプ電極3が対応する端子8以外の端子8に接続されたり、半田バンプ電極3同志がショートしたりすることを低減することができる。

10

また、前記モジュール基板25上に半導体装置20を載置した状態でリフロー炉まで搬送する工程では、前記半導体装置20と前記モジュール基板25とは前記ガイド部材28によって制限されているので、機械的振動等によって、前記半導体装置20の半田バンプ電極16と、前記モジュール基板25の端子26との位置ずれは低減される。従って、半田バンプ電極16が対応する端子26以外の端子26に接続されたり、半田バンプ電極16同志がショートしたりすることは低減することができる

また、フラックスを用いずに、前記半導体チップ1とベース基板7どの位置ずれを低減することができるので、フラックス中の汚染物質による半導体チップ1の汚染を防止することができる。従って、半導体チップ1の電気的特性を向上することができる。また、このフラックスを塗付する工程及び除去する工程に相当する分、電子装置の製造工程数を低減することができる。また、フラックスの除去に用いるフロンによって環境が汚染されることを防止することができる。

また、前記仮留め工程を行なわないので、半導体チップ 20 1または半導体装W2oに機械的ダメージが加わることを防止することができる。これにより、半導体チップ1または半導体装1t20の電気的特性を向上することができる。また、半田バンプ電極3及び26の表面は酸化されないので、半田バンプ電極3及び26の接続強度を向上することができる。

また、第8図(製造工程中の斜視図)に示すように、前 記半導体チップ1の角部の外周部を制限する位置に、突 起部材(ガイド部材)5Bを配置しても同様の効果を得 ることができる。また、この場合、前記モジュール基板 30 25には、前記前記半導体装置20の角部の外周部を制 限する位置に、ガイド部材を配置する。

[実施例■]

を設ける。

本実施例■の電子装置は、第9図(製造工程中の斜視図)及び第10図(前記第9図のB-B線で切った断面図) に示すように、前記半導体チップ1と前記ベース基板 7との間で、前記ベース基板7に突起部材(ガイド部材) 5 Cを設けたものである。このガイド部材 5 Cは、前 記半田バンブ電極3の周囲を制限する位置に設けられて いる。また、このガイド部材5Cは、前記半田バンブ電 40 極3が直線的に配置されている領域の周囲を制限する。 以上の説明から分かるように、本実施例■によれば、前 記実施例Iと同様の効果を得ることができると共に、ガ イド部材5Cでバンブ電極3の外周部の位置を制限した ことにより、前記半導体チップ1の外周部よりも寸法精 度の良い半田バンブ電極 a を規準に位置合わせを行なっ ているので、半田バンブ電極3とベース基板7の端子8 との位置合わせをより正確に行なうことができる。 なお、前記モジュール基板25にも、同様にガイド部材

また、第11図(製造工程中の斜視図)に示すように、 前記半田バンブ電極3が直行して配置されている領域の 周囲を規定する位置に、突起部材(ガイド部材)5Dを 設けても同様の効果を得ることができる。

[実施例■]

本実施例■の電子装置は、第12図(製造工程中の斜視図)及び第13図(前記第11図のC-cgで切った断面図)に示すように、前記半導体チップ1と前記ベース基板7との間で、前記半田バンブ電極3が配置されている領域内に、突起部材(ガイド部材)5 Eを設けたものである。このガイド部材5 Eは、前記半田バンブ電極3が機械的振動等によって、隣接する半田バンブ電極3と接触しないように構成されている。

以上の説明から分かるように、本実施例■によれば、前 記実施例■と同様の効果を得ることができる。

なお、前記モジュール基板 2 5 にも、同様にガイド部材 を設ける。

また、第14図(製造工程中の斜視図)に示すように、 突起部材(ガイド部材)5Fを設けても良い。

[実施例■]

本実施例■の電子装置は、第15図(前記第4図中二点鎖線で囲った領域りに相当する領域を拡大して示す要部断面図)に示すように、前記半田バンブ電極3が当接されるベース基板7の端子8の接触面を、凹状に構成し、凹部11を設けたものである。従って、前記半導体チップ1を前記ペース基板7上に載置した際には、前記半田バンブ電極3は、前記凹部11でその位置を制限される

以上の説明から分かるように、本実施例■によれば、前記半田バンブ電極3は、前記端子8に設けられた凹部11で位置が制限されているので、バンブ電極3と端子8との位置関係がずれることは低減される。従って、前記実施例Iと同様の効果を得ることができると共に、前記四部11を設けたことにより、前記端子8と半田バンブ電極3とが接続される面積が増えるので、半田バンブ電極3の接続強度を向上することができる。

また、前記半田バンブ電極16が当接される実装基板25の端子26の接触面にも、凹部を設ける。

[実施例V]

本発明の実施例Vの電子装置は、第16図(前記第4図中二点鎖線で囲った領域りに相当する領域を拡大して示す要部断面図)に示すように、前記実施例■の電子装置において、前記半田バンブ電極3のうち所定の半田バンブ電極3の径を大きくし、この径を大きくした半田バンブ電極3に対応する端子8にのみ凹部11を設け、この凹部11の深さを前記半田バンブ電極3の径に対応して深くしたものである。

以上の説明から分かるように、本実施例■によれば、前 記実施例■と同様の効果を得ることができると共に、所 50 定の端子8にのみ凹部!1を形成すれば良いので、この 9

凹部11を形成する工程を簡略化することができる。 また、前記半田バンプ電極16のうち所定の半田バンプ 電極16の径を大きくし、この径の大きい半田バンプ電 極16が当接される前記実装基板25の端子26の接触 面に、前記径を大きくした半田バンプ電極16に対応し た凹部を設ける。

以上、本発明を実施例にもとづき具体的に説明したが、 本発明は、前記実施例に限定されるものではなく、その 要旨を逸脱しない範囲において種々変更可能であること は言うまでもない。

例えば、本実前例I乃至■では、前記半導体チップ1及 びベース基板7側に、半田バンプ電極3及び16の夫々 を設けた例を示したが1本発明は、前記半田バンプ電極 3をベース基板7側に、前記半田バンプ電極16を前記 モジュール基板25側に設けることもできる。

[発明の効果]

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである

半導体チップまたは半導体装置を実装する実装基板の配 20 線端子と前記半導体チップまたは半導体装置の外部端子 との間を半田バンプ電極を介して電気的に接続する電子 装置において、機械的振動等による半田バンプ電極と端 子との位置ずれを低減することができる。

また、前記電子装置において、半導体チップ及び半導体装置の電気的特性を向上することができる。

また、前記電子装置において、半田バンプ電極の接合強 度を向上することができる。

【図面の簡単な説明】

第1図は、本発明の実施例Iの電子装置を示す製造工程 30 中での斜視図、

第2図は、前記電子装置の要部断面図、第3図は、前記電子装置を製造工程毎に示す要部断面図、

第4図は、前記第1図のA-A線で切った要部断面図、 第5図乃至第7図は、前記録子特徴を制造工程気に示っ

第5図乃至第7図は、前記電子装置を製造工程毎に示す 要部断面図、

第8回は、本発明の実施例 I の電子装置を示す製造工程 中での斜視図、

第9図は、本発明の実施例Hの電子装置を示す製造工程 中での斜視図、

第10図は、前記第9図のB-B線で切った断面図、

第11図は、本発明の実施例Hの電子装置を示す製造工程中での斜視図、

第12図は、本発明の実施例■の電子装置を示す製造工程中での斜視図、

第13図は、前記第12図のC-C線で切った断面図、

第14図は、本発明の実施例■の電子装置を示す製造工 程中での斜視図。

第15図は、前記第4図中二点鎖線りで囲った領域に相当する領域を拡大して示す、本発明の実施例■の電子装 50

置の要部断面図、

第16図は、前記第4図中二点鎖線で囲った領域りに相当する領域を拡大して示す、本発明の実施例■の電子装置の要部断面図である。

10

図中、1・・・半導体チップ、3・・・半田バンプ電極、5A・・・ガイド部材、7・・・ベース基板である。 代理人 弁理士 秋田収喜

10

40

몡日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平3-270030

9Int. Cl. 3

識別配号

庁内整理番号

❷公開 平成3年(1991)12月2日

H 01 L 21/60

311 S

6918-4M

審査請求 未請求 請求項の数 4 (全13頁)

6発明の名称 電子装置

❷特 顧 平2−71459

6出 顧 平2(1990)3月19日

@発明者 吉田

育 牛

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

⑪出 顧 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

19代理人 弁理士 秋田 収喜

明和香

1.発明の名称 電子装置

- 2.特許請求の範囲
 - 1. 半導体チップ又は半導体装置を実装する実装基板の配線端子と前記半導体チップ又は常配半導体装置の外部端子との固を半田バンプ電極を介して電気的に接続する電子装置において、前記半導体チップ、半導体装置及び実装基板の表をに設けられている端子と、それらに対応する部記半田バンプ電極との位置合わせを行なうガイド手段を前記実装基板に設けたことを特徴とする電子装置。
 - 2. 前記ガイド手段は、前記半導体チップ又は半 導体装置の外周部の位置を制限する突起部材を 前記実装基板に設けたことを特徴とする前記譜 求項1に記載の電子装置。
 - 3. 前記ガイド手段は、前記半導体チップ又は半 導体装置と実装基板との間で、前記半田パンプ 電極が機械的援動等によって関接する半田パン

プ電艦と接触させない突起部材を、前記突装基 板に設けたことを特徴とする前記請求項1に記 載の電子装置。

- 4. 試記ガイド手段は、前配半田パンプ電極に対 応する実装基板の端子の接触面を、凹状にした ことを特徴とする前記請求項1に記載の電子装 智。
- 3.発明の詳細な説明

[産業上の利用分野]

本発明は、電子装置に関し、特に、半導体チップの端子又は半導体装置の端子と、実装基板の端子との間を、半田パンプ電極を介して電気的に接続する電子装置に適用して有効な技術に関するものである。

〔従来の技術〕

ゲートアレイやマイクロコンピュータ等の動理 しS1では、集積回路の多機能化、高密度化に伴い、外部回路との間を接続する端子の数が増大する傾向にある。この結果、半導体チップの周辺部に設けられたボンディングパッドにポンディング

特開平3-270030(2)

ワイヤを接続するワイヤボンディング方式の場合、 入出力数の増大に伴ってボンディングパッドの配置 関係が小さくなり、ボンディングワイヤの配置 関係が小さくなる。この結果、ボンディングワイヤの配置 や同志がショートするという問題がある。また、 的記ボンディングパッドまで内部領域の配線を引 き回すので、配線長が長くなり、信号伝送遅延が 増大するという問題がある。

そこで、前記半導体チップの素子形成面に、内部領域の配線に接続された端子を設け、この端子上に設けた半田パンプ電極を介して、前記半導体チップと外部回路との間を電気的に接続する方法(フリップチップ方式)が採用されている。

フリップチップ方式は、前記半導体チップの周辺部だけでなく、その内部領域上にも端子を設けることができるので、端子数を増やすことができる。また、前記内部領域とに端子を設けることにより、前記内部領域の配義を半導体チップの周辺部まで引き回すワイヤボンディンング方式と比べて配線長は短かくなるので、信号伝送遅延を低減

前記ペース基板のチップ搭載面と対向する面には、複数の外部端子が設けられている。この外部 端子上には、半田パンプ電極が設けられている。

この半導体装置の製造方法を、以下に簡単に説明する。

まず、半導体チップの素子形成面に設けられた 外部躺子上に、半田パンプ電極を形成する。

次に、前記半導体チップの半田パンプ電極と、 ベース基板の囃子とを対向させて、前記半導体チ ップを前記ベース基板上に載置する。この工程で は、高精度の位置合わせを行なう必要があり、チ ップマウント装置を用いて位置合わせを行なって いる。

次に、前配半導体チップを前記ペース基板上に 載置した状態で、リフロー炉まで製送する。この 後、リフロー工程を行なう。このリフロー工程で、 前配半導体チップの外部端子と前記ペース基板の 端子との間が、前記半田パンプ電極を介して電気 的に接続される。

この後、前記ベース基板の周囲、及び前記半導

し、動作速度を高速化することができる。

フリップチップ方式に関しては、例えば、IB M社発行、「IBMジャーナル・オブ・リサーチ・ア ンド・ディベロップメント,13巻,No.3(IBM Jounal of Reserch and Development, Volume. 13,No.3)」第230頁乃至第250頁に記載

このフリップチップ方式で製造した半導体装置 として、例えばMCC(<u>M</u>icro <u>C</u>hip <u>C</u>arrier) 構造のパッケージを採用する半導体装置がある。

この半導体装置は、ペース基板、このペース基板の内間に接着層を介して接続されたキャップの 夫々から構成されるキャピティ内に、半導体チプ プを気密封止している。 節記半導体チック 彩成面には、複数の端子が設けられている。 前記半導体 ペース基板のチップ搭載では、前記半導体 プの編子と対応する。 で、複数の端子が設する れている。 このペース基板の第子と、前記半導体 チップの編子との向は、半田パンプ電極を介して 電気的に接続されている。

体チップの裏子形成面と対向する面に接着層を介 在させて、キャップを固着する。

次に、前記ペース基板のチップ搭載面と対向する面の嫡子上に、半田パンプ電極を形成することにより、前記MCC構造のパッケージを採用する半導体装置は完成する。

〔発明が解決しようとする課題〕

しかしながら、本発明者は、前記従来技術を検 計した結果、以下のような問題点を見出した。

前記ペース基板上に前記半準体チップを載置した状態でリフロー炉まで数送する工程では、前記ペース基板上に載置されているだけなので、機械的無助等によって、前記ペースをはいって、設定をはいるだけなので、機械の場合によって、では、半田パンプ電極が対応する場子以外の場子に、半路体パンプ電極同志がショートしたりするという問題があった。

前記位置ずれを解決するために、前記チップマ ウント装置とリフロー炉とを一体にした装置を使

特開平3-270030(3)

用すれば、前記製送工程をなくすことができる。 しかし、高額度のチップマウント装置とリフロー 炉とを一体にすることは技術的に困難である。

また、前記位置ずれを解決するための他の方式に として、前記半導体チップとがある。した、前記半導体チップとがある。した。 フラックスを強勢を受によってるという問題がある。 た。また、フラックスを強力すると、フロンなので、フラックスを除った。 は、フラックスを除ったので、現場があった。 は、フラックスを除ったので、フラックスを除ったので、フラックスを除ったので、現場があった。 は、フロンを使用するので、環境が汚染されるという問題があった。

また、前記位置ずれを解決するための他の方法 として、前記半導体チップを載置した後、前記半 連体チップ側から圧力を加えながら熱処理を行なって、前記半田パンプ電極と前記ペース基板の編 子とを仮留めする方法がある。しかし、半導体チップに機械的ダメージが加わるために、半導体チ

半田パンプ電極の接合強度を向上することが可能 な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明報書の記述及び添付図面によって明らかになるであろう。

〔課題を解決するための手段〕

本顧において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、以下のとおりで & ス

半導体チップ又は半導体装置を実装する実装基板の配線備子と前記半導体チップ又は半導体装置の外部備子との関を半田パンプ電極を介して電気的に接続する電子装置において、前記半導体装置及び実装基板の夫々に設けられている婚子と、それらに対応する前記半田パンプ電極との位置合わせを行なうガイド手段を前記実装基板に設ける。

(作用)

前述した手段によれば、前記半導体チップまた は半導体装置を実装基板上に載置した状態でリフ ップの電気的特性が劣化するという問題があった。 また、熱処理を行なうために、前記半田パンプ電 低の姿面が酸化され、半田パンプ電極の接合強度 が低下するという問題があった。また、この仮留 め工程に相当する分、電子装置の製造工程数が増 加するという問題があった。また、熱処理工程数 が増えると、楽子の特性が劣化するという問題が あった。

本発明の目的は、半導体チップまたは半導体装置を実装する場子を実装基板に設け、この端子と前記半導体チップの端子または前記半導体装置の端子との間を半田バンプ電極を介して電気的に接続する電子装置において、機械的提動等によってと出て、サロバンプ電極と端子との位置関係がずれることを表表

本発明の他の目的は、前記電子装置において、 半退体チップ及び半退体装置の電気的特性を向上 することが可能な技術を提供することにある。

本発明の他の目的は、前記電子装置において、

ロー炉まで敷送する工程では、前記半導体チップまたは半導体装置は、前記実装基板に設けられたているがイド手段によって制限されているので、機械的振動等によって、前記半導体チップまたはの機械の単田バンプ電極と、前記実装基板のサースとの位置ずれは低減される。 従って、 半田バンプ電極アリケートしたりすることができる。

また、フラックスを用いずに、前部半導体チップの半田バンプ電極と、実装基板の端子との位置 関係がずれることを低減することができるので、フラックス中の汚染物質による半導体チックの汚染物質による半導体チックの形象を助止することができる。また、このフラックスを強付する工程及び除去することができる。 また、フラックスの除去に用いるフロンによって環境が汚染されることを防止することができる。

また、前記仮留め工程を行なわないので、半導 体チップまたは半導体装置に機械的ダメージが加

も良い。

特開平3-270030(4)

設けられている。この弟子26は、前配モジュール

基板25内部に設けられている図示しない配線と接

絞されている。この嫡子26と前記外部嫡子10との

園は、半田バンプ電振16を介して電気的に接続さ

れている。また、前記モジュール基板25の装置爽

装面には、突起都材(ガイド部材)28が設けられて

いる。このガイド部材28は、前配半導体装置20の

外周部の位置を制限する。このガイド部材28は、

高分子機脂例えばポリイミド系衡酯で構成されて

いる。このガイド部材28は、例えばポリイミド系

機扇を積層(堆積)した後、所定形状にパターンニ ングすることにより形成されている。また、所定

形状に形成されたガイド部材28を、前記モジュー

ル基板25の装置実装面に接着剤を用いて固着して

前記半導体装置20は、実装基板(ペース基板)7.

このペース基板7のチップ搭載面の周囲に接着層

13を介して図着されたキャップ14の夫々から構成

されるキャピティ15内に、半導体チップ1を気密

封止している。 前記半導体チップ1の妻子形成面

. わることは防止される。従って、半導体チップまたは半導体装置の電気的特性を向上することができる。また、半田パンプ電極の表面は酸化されないので、半田パンプ電極の接続強度を向上することができる。

〔発明の実施例〕

以下、本発明の実施例を図面を用いて具体的に 説明する。

なお、実施何を説明するための全図において、 同一権能を有するものは、同一符号を付け、その 繰り返しの説明は省略する。

[実施例 1]

本発明の実施例Iの電子装置の概略構成を、第 2 関(要都新面図)を用いて説明する。

第2 関に示すように、本実施例1 の電子装置は、 実装基板(モジュール基板)25の装置実装面に半導体装置20を実装している。前記モジュール基板25 は、例えばムライトで構成されている。このモジュール基板25の装置実装面には、前記半導体装置 20の外部端子18と対応する位置に端子26が複数個

す要都断面図)に示すように、この外部輸子2上

に半田パンプ電極るを形成する。

次に、第1回(製造工程中の斜視圏)及び第4回 (第1回のA-A線で切った断面圏)に示すように、ベース基板7のチップ実装面と前記半導体チップ 1の素子形成面とを対向させて、前記ベース基板7上に前記半導体チップ1を観費する。この際、前記半導体チップ1の外周部の位置は、前記ガイド部材5Aで制限されて載置される。前記ガイド部材5Aは、前記第1回に示すように、前記半導体チップ1の四辺を制限する位置に設けられている

次に、前記実装基板 7 上に前記半導体チップ 1 を収置した状態で、リフロー炉まで製造する。この際、機械的援助等がこの実装基板 7 及び半導体チップ 1 にかわっても、前記半導体チップ 1 の外関部は前記ガイド部材 5 A で制限されているので、前記半田バンプ電極 3 と実装基板 7 の娘子 8 との位置ずれは低減される。

次に、リフロー工程を行ない、第5因(製造工

には、内部領域の配線に接続された外部編子 2 が 複数設けられている。

次に、前記電子装置の製造方法を説明する。 まず、半導体チップ1の素子形成値に外部編子 2を形成する。この後、第3因(製造工程伝に示

-148-

特開平3-270030(5)

次に、第6図(製造工程係に示す要部所面図)に示すように、ベース基板7の周囲に設けた接着層18、及び半導体チップ1の素子形成面と対向する面に設けた接着層12の夫々を介して、キャップ14を固着する。この後、前記ベース基板7の外部第子10上に、半田パンプ電極16を形成することにより、前記半連体装置20は完成する。

次に、第7回(製造工程毎に示す要部所面図)に 示すように、前記半速体装置20を、半導体装置20

ンプ電極16同志がショートしたりすることを低級 することができる。

以上の説明から分かるように、本実施例Iによれば、前記ペース基板7上に半導体チップ1を載した状態でリフロー炉まで数送する工程では、前記半導体チップ1と前記ペース基板7とは前記がイド部材6Aによって制限されているので、機械の振動等によって、前記半導体チップ1の半田パンプ電径3と、前記ペース基板7の端子8との位置ずれは低減される。従って、半田パンプ電径3両志がショートしたりすることを低減することができる。

また、前記モジュール基板25上に半導体装置20 を載置した状態でリフロー炉まで搬送する工程で は、前記半導体装置20と前記モジュール基板25と は前記ガイド部材28によって制限されているので、 機械的扱動等によって、前記半導体装置20の半田 パンプ電極16と、前記モジュール基板25の端子26 との位置ずれは低減される。従って、半田バンプ 上に載記する。この際、このベース基板 25の外周 部は、ガイド部材 28で位置を制限されて載置される。

次に、前記モジュール基板25上に前記半導体装置20を報置した状態で、リフロー炉まで搬送する。この際、機械的提動等がこのモジュール基板25及び半導体装置20に加わっても、前記半導体装置20の外四部は前記ガイド部材28で制限されているので、前記半田パンプ電係16とモジュール基板25の総子26との位置ずれは低減される。

次に、リフロー工程を行ない、前記半導体装置 26の外部編子16と前記モジュール基板25の編子26 との関を、前記パンプ電極16を介して電気的に接 続することにより、前記第2図に示す本実施例I の電子装置は完成する。ここで、前述した前記 記載送工程で、前記半田パンプ電極16と前記を ジュール基板25の編子26との位置ずれは低減され ているので、半田パンプ電極16は対応する編子26 と接続される。使って、半田パンプ電極16が対応 する編子25以外の編子26に接続されたり、半田パ

電極16が対応する塩子26以外の塩子26に接続されたり、半田パンプ電極16同志がショートしたりすることは低減することができる。

また、フラックスを用いずに、前記半導体チックスを用いずに、前記半導体チックスを用いずれを低減することができるので、フラックス中の汚染物質による。半導体チップ1の電気的特性を向上する。とができる。また、このフラックスを強付することができる。また、フラックスの除去に用いるフロンによって環境が汚染されることを防止することができる。

また、前記仮留め工程を行なわないので、半導体チップ1または半導体装置20に機械的ダメージが加わることを防止することができる。これにより、半導体チップ1または半導体装置20の電気的特性を向上することができる。また、半田パンプ電極3及び26の接触強度を向上することがで

特開平3-270030(6)

ŧる.

また、第8図(製造工程中の斜視図)に示すよう に、前記半導体チップ1の角部の外局部を制限す る位置に、突起部材(ガイド部材)5Bを配置して も同様の効果を得ることができる。また、この場 合、前記モジュール基板25には、前記前記半導体 装置20の角部の外局部を制限する位置に、ガイド 部材を配置する。

【実施何Ⅱ】

本実施側面の電子装置は、第9図(製造工程中の斜視図)及び第10図(前記第9図のB-B線で切った断面図)に示すように、前記半導体チップ1と前記ベース基板7との間で、前記ペース基板7に突起部材(ガイド部材)5℃を設けたものである。このガイド部材5℃は、前記半田パンプ電極3の周囲を制限する位置に、前記半田パンプ電極3が直載的に配置されている領域の周囲を制限する。

以上の説明から分かるように、本実施例Ⅱによ

村(ガイド部材) 5 E を設けたものである。このガイド部材 5 E は、前配手田パンプ電極 3 が機械的 級助等によって、関接する半田パンプ電極 3 と接 触しないように構成されている。

以上の説明から分かるように、本実施例回によれば、約記実施例 II と同様の効果を得ることができる。

なお、前記モジュール基板25にも、同様にガイ ド部材を即ける。

また、第14図(製造工程中の斜視図)に示すように、突起部材(ガイド部材)5 Fを設けても良い。 [実施例N]

本実施例Nの電子装置は、第15回(前記第4回中二点頻線で関った領域Dに相当する領域を拡大して示す要部断面図)に示すように、前記半田パンプ電極8が当接されるペース基板7の増子8の接触面を、凹状に構成し、凹部11を設けたものである。従って、前記半導体チップ1を前記ペース基板7上に載置した際には、前記半田パンプ電極3は、前記四部11でその位置を制限される。

れば、前記実施例 1 と阿様の効果を得ることができると共に、ガイド部材 5 Cでパンプ電低 3 の外 月部の位置を制限したことにより、前記半導体チップ 1 の外 月部よりも寸法精度の良い半田パンプ電低 3 を規準に位置合わせを行なっているので、半田パンプ電低 3 とベース基板 7 の編子 8 との位置合わせをより正確に行なうことができる。

なお、前記モジュール基板25にも、同様にガイ ド部材を散ける。

また、第11回(製造工程中の斜視図)に示すように、前記半田パンプ電価3が直行して配置されている領域の周囲を規定する位置に、 突起部材(ガイド部材)5Dを設けても同様の効果を得ることができる。

[実施何面]

本実施例面の電子装置は、第12図(製造工程中の斜視図)及び第13図(前記第11図のC-C執で切った断面図)に示すように、前記半準体チップ1と前記ベース基板7との間で、前記半田バンプ電極3が配置されている領域内に、突起部

以上の説明から分かるように、本実施例IVによれば、前記半田バンプ電極3は、前記端子8に設けられた四部11で位置が制限されているので、パンプ電極3と範子8との位置関係がずれることとはは、前記実施例Iと同様の効果を得ることができると共に、前記知部11を設けたたとにより、前記端子8と半田バンプ電極3とが接続される面積が増えるので、半田バンプ電極3とがの接続強度を向上することができる。

また、前記半田パンプ電極16が当接される実装 基板25の電子26の接触面にも、凹部を設ける。

[实施例 7]

特開平3-270030(プ)

したものである。

以上の説明から分かるように、本突施例 V によれば、前記実施例 IV と同様の効果を得ることができると共に、所定の輸子 8 にのみ凹部11を形成すれば良いので、この凹部11を形成する工程を簡略化することができる。

また、前記半田パンプ電極16のうち所定の半田パンプ電極16の任を大きくし、この径の大きい半田パンプ電極16が当接される前記実装基板25の編子25の接触面に、前記径を大きくした半田パンプ電極16に対応した四部を設ける。

以上、本発明を実施例にもとづき具体的に説明 したが、本発明は、前記実施例に限定されるもの ではなく、その要冒を逸脱しない範囲において種 々変更可能であることは含うまでもない。

何えば、本実施例1万至Vでは、前記半導体チップ1及びベース基板7個に、半田バンプ電極3及び16の夫々を設けた例を示したが、本発明は、前記半田バンプ電極3をベース基板7個に、前記半田バンプ電極16を前記モジュール基板25個に設

第3回は、前記電子装置を製造工程毎に示す要 毎新前路。

第4回は、前記第1回のA-A線で切った更部 断面図、

第5 図乃至第7 図は、前記電子装置を製造工程 毎に示す要部断面図、

第8回は、本発明の実施例Iの電子装置を示す 製造工程中での斜視図、

第9回は、本発明の実施例Iの電子装置を示す 製造工程中での斜視図、

第10回は、前記第9回のB-B線で切った断 前岡、

第11因は、本発明の実施例目の電子装置を示す製造工程中での斜視図、

第12因は、本発明の実施例IIの電子装置を示す製造工程中での斜視図、

第13図は、前記第12図のC-C線で切った 新面図、

第14因は、本発明の実施例目の電子装置を示す製造工程中での斜視図、

けることもできる。

〔発明の効果〕

本版において開示される発明のうち代表的なものによって符られる効果を簡単に説明すれば、下 記のとおりである

半導体チップまたは半導体装置を実装する実装 基板の配線端子と前記半導体チップまたは半導体 装置の外部端子との間を半田パンプ電極を介して 電気的に接続する電子装置において、機械的摄動 等による半田パンプ電極と端子との位置すれを低 減することができる。

また、前記電子装置において、半導体チップ及び半導体装置の電気的特性を向上することができる。

また、前記電子装置において、半田パンプ電極 の接合強度を向上することができる。

4. 図面の簡単な説明

第1図は、本発明の実施例Iの電子装置を示す 製造工程中での斜視図、

第2回は、前記電子装置の更部所面図、


第15回は、前記第4回中二点儀線 Dで囲った 領域に相当する領域を拡大して示す、本発明の実 施例Nの電子装置の要都断面図、


第16回は、前記第4回中二点最級で囲った領域 Dに相当する領域を拡大して示す、本発明の実施例IVの電子装置の要部断面回である。


図中、1 … 半導体チップ、3 … 半田 パンプ電極、 5 A … ガイド部材、7 … ベース基板である。

代理人 弁理士 秋田収喜


特開平3-270030(8)










持開平3-270030(9)













特開平3-270030 (10)







特開平3-270030 (11)










特開平3-270030 (12)





特開平3-270030 (13)





This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

西	BLACK BORDERS
Ø	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
A	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
Jahr .	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox